英特爾於IEDM 2023展示結合晶片背部供電和直接背部接觸的3D堆疊CMOS電晶體，成為延續摩爾定律的首創發展
英特爾公開多項技術突破，為公司未來的製程藍圖保留了豐富的創新發展，凸顯摩爾定律的延續和進化。在今年 IEEE 國際電子元件會議（IEDM）上，英特爾研究人員展示了結合晶片背部供電和直接背部接觸的 3D 堆疊 CMOS（互補金屬氧化物半導體）電晶體的最新進展，同時分享了最新晶片背部供電（例如背部接觸）的研發突破，並率先市場在同一片 300 mm（12吋）晶圓、而非在封裝上成功展示整合矽電晶體與氮化鎵（GaN）電晶體的大規模 3D 單晶。
英特爾資深副總裁暨元件研究部總經理 Sanjay Natarajan 表示：「我們正進入製程技術的埃米世代（Angstrom era），展望四年五節點的計畫，持續創新比以往更加重要。在 IEDM 2023 上，英特爾展示了推動摩爾定律的相關研究進展，凸顯我們能夠引入領先的技術，為下一代行動運算實現更進一步的擴展和高效電力傳輸。」
全球對於運算的需求呈現指數型增長，電晶體微縮和晶片背部供電是有助於滿足此運算需求的兩大關鍵。英特爾滿足了這樣的運算需求，其創新將繼續推動半導體產業的發展，亦是摩爾定律的基石。英特爾的元件研究團隊不斷突破工程限制，透過堆疊電晶體，將晶片背部供電推升到新境界，以實現更多的電晶體微縮和性能改善，同時也證明由不同材料製成的電晶體可以整合在同一晶圓上。
最近發布的製程技術藍圖，強調了英特爾在持續微縮方面的創新，包括 PowerVia 晶片背部供電技術、用於先進封裝的玻璃基板和 Foveros Direct 封裝技術，這些技術皆源於英特爾元件研究團隊，預計將在 2030 年前投入生產。
在 IEDM 2023 大會上，英特爾的元件研究團隊展現對創新的堅持，開拓全新方式，在矽晶片上置入更多電晶體，實現更高性能。研究人員已確立如何透過有效堆疊電晶體、持續達成微縮的關鍵研發領域，再結合晶片背部供電和背部接觸技術，推動電晶體架構技術發展。除了改善晶片背部供電和採用新型二維電子通道材料（2D channel materials），英特爾也將致力延續摩爾定律，在 2030 年達成單一封裝內含 1 兆個電晶體。
英特爾交付業界首創、突破性的 3D 堆疊 CMOS 電晶體，結合晶片背部供電和背部接觸技術：
- 英特爾在 IEDM 2023 上公布最新電晶體研究成果，成為業界首創：可在小至 60 奈米（nm）的微縮閘極間距，垂直堆疊互補場效電晶體（Complementary Field Effect Transistors，CFET）。堆疊電晶體可以縮減元件占用面積，達到效能最佳化，同時結合背部供電和直接背部接觸技術，凸顯英特爾在環繞式閘極場效電晶體（Gate-All-Around FET）領域的領導地位，展現超越 RibbonFET 的創新能力。
英特爾的願景不只是四年五節點，並確立了透過晶片背部供電繼續微縮電晶體規模所需的關鍵研發領域：
- 英特爾的 PowerVia 將於 2024 年量產，是晶片背部供電的首波成果之一。在 IEDM 2023 大會上，英特爾元件研究團隊確立了在 PowerVia 之外延伸並擴展晶片背部電力傳輸的路徑，以及實現這些目標所需的關鍵製程進展。這項計畫更強調背部接觸和其他創新垂直互連的使用，以實現節省面積的裝置堆疊。
英特爾領先市場在同一片 300 mm 晶圓上成功整合矽電晶體和 GaN 電晶體，並證明其性能良好：
- 在 IEDM 2022 大會上，英特爾聚焦在性能增強並建構通往 300 mm 矽基 GaN 晶圓的可行方式。今年，英特爾在矽和 GaN 的製程整合方面也有所進展，成功展示一種用於電力傳輸的高效能、大規模積體電路解決方案，稱之為 DrGaN。英特爾研究人員率先證明此技術性能良好，並有可能使電力傳輸解決方案能與時俱進、符合未來運算的功率密度和效率需求。
英特爾推進 2D 電晶體領域的研發，實現未來摩爾定律的擴展：
- 過渡金屬二硫屬化物（TMD）2D 通道材料，為縮小電晶體物理閘極長度至 10nm 以下帶來絕佳機會。在 IEDM 2023 大會上，英特爾展示用於 CMOS 關鍵元件 NMOS（n 通道金屬氧化物半導體）和 PMOS（p 通道金屬氧化物半導體）的高遷移率 TMD 電晶體原型。英特爾也展出世界上第一個環繞式閘極 2D TMD PMOS 電晶體，以及世界上第一個在 300 mm 晶圓上製造的 2D PMOS 電晶體。
進一步細節可參考英特爾推出全新RibbonFET與PowerVia技術介紹影片。
